MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP8032066

Publication date:

1996-02-02

Inventor(s):

FUKUI KATSUICHI; others: 01

Applicant(s):

SUMITOMO METAL IND LTD

Application Number: JP19940166490 19940719

Priority Number(s):

IPC Classification:

H01L29/78; H01L21/28; H01L21/336

EC Classification:

Equivalents:

Abstract

PURPOSE:To provide a manufacturing method of semiconductor device capable of avoiding abnormal oxidation of a tungsten silicide (WSi) without previously forming an SiO2 film on the surface of a WSi layer as well as improving the flatness of a semiconductor device and the throughput of the semiconductor device manufacture. CONSTITUTION:A polycide layer 23 comprising a polycrystalline silicon layer 2 and a tungsten silicide layer 3 is formed on a semiconductor substrate 1 and after etching away the polycide layer 23 in a specific pattern using a resist pattern 5, the first thermal oxidation process is performed on the semiconductor substrate 1 in the step (d). Next, after the formation of a side wall 7, the second thermal oxidation process is performed in the step (g) and the nitrogen diluted oxygen atmosphere (O2 concentration 10%).

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-32066

(43)公開日 平成8年(1996)2月2日


(51) Int.Cl. ⁶ H 0 1 L 29/78	識別記号	庁内整理番号	FI			技	術表示簡	節所
21/28 21/336	3 0 1 D							
•			H01L	29/ 78	3 0 1	G		
		•			3 0 1	Y		
			審査請求	未請求	請求項の数1	OL	(全 6)	頁)
(21)出願番号	特願平6-166490		(71)出願人	000002118				
				住友金属	工業株式会社			
(22)出願日	平成6年(1994)7月19日			大阪府大	液市中央区北海	兵4丁目	5番33号	}
			(72)発明者	福井 勝				
•				大阪府大	:阪市中央区北海	兵4丁目	5番33号	手
				住友金属	工業株式会社内	勺		
			(72)発明者	山中 圭	Ξ			
				大阪府大	:阪市中央区北海	兵4丁目	5番33号	手
				住友金属	工業株式会社内	勺		
			(74)代理人	弁理士	井内 龍二			
			1					

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 予めタングステンシリサイド (WSi)層3の上面にSiO2 膜を形成しておかなくともWSi層3の異常酸化を防止することができ、半導体装置の平坦性及び半導体装置製造のスループットを向上させることができる半導体装置の製造方法を提供すること。

【構成】 半導体基板1上に多結晶シリコン層2及びタングステンシリサイド層3で構成されたポリサイド層23が形成され、ポリサイド層23をレジストパターン5で所定のパターンにエッチングした後、工程(d)で半導体基板1に1回目の熱酸化処理を施し、次に、サイドウォール7を形成した後、工程(g)で2回目の熱酸化処理を窒素希釈の酸素雰囲気(O2 濃度10%)で施す。



1

【特許請求の範囲】

【請求項1】 ポリサイドゲートを用いた半導体装置の 製造方法において、一度熱処理が施されたポリサイドゲートに対して、10%以上のN2 を含むO2雰囲気下で 2回目以降の熱処理を施すことを特徴とする半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はポリサイドゲートを用い た半導体装置の製造方法に関する。

[0002]

【従来の技術】半導体装置を製造する場合、酸化シリコ ン膜などの絶縁膜の除去処理及び熱酸化処理が複数回行 なわれる。熱酸化処理について言えば、例えばポリサイ ド構造のMOSトランジスタを形成する場合、金属シリ サイド層の結晶化を図るための熱処理、ポリサイドゲー ト層上に保護酸化膜を形成するための熱処理、拡散層へ のイオン注入用パッファ酸化膜を形成するための熱処 理、注入不純物を活性化させるための熱処理、注入損傷 を回復させることを目的とした熱処理等、半導体装置に 20 対して複数回の熱処理が施される。その際、前記金属シ リサイド層に膜剥れや段切れが生じたり、前記金属シリ サイド層が異常酸化されたりする可能性がある。膜剥が れは熱処理の際の膜応力変化によって生じ、段切れは同 じく膜応力変化による段差部などでのクラックの発生に よって生じる。また、異常酸化は以下のようにして生じ る。

【0003】例えば、前記金属シリサイド層がタングステンシリサイド層(WSix:x>2)の場合、WSixを一度熱酸化処理すると、

WS i x + (x - 2) O₂ \rightarrow WS i₂ + (x - 2) S i O₂

の反応式で表される反応により、WSixは結晶化して WSi2のストイキオメトリを持ち、グレインを形成す る。その一方で、WSix中の余剰なシリコンが酸化さ れて酸化シリコン (SiO2) となり、これがWSi2 グレイン層表面を被覆する。次に、トランジスタのLD D (Lightly Doped Drain) 構造形成のための最初のイ オン注入が行われた後、絶縁膜(SiO2膜)を形成し てから異方性エッチングを行うことによりスペーサ構造 *40* (サイドウォール) を形成するが、この時前記タングス テンシリサイド層表面を被覆しているSiOz 膜は異方 性エッチングによりかなり薄いものとなってしまい、次 の熱酸化処理工程(二回目の熱酸化処理工程で、MOS トランジスタの拡散層上に絶縁膜を形成する工程)でタ ングステンシリサイド層への酸素の拡散供給を抑制しに くい膜厚となっている。この状態で、前記二回目の熱酸 化処理を施すと、図3(a)に示したように、タングス テンシリサイド層表面のSiOz 膜31中を拡散してく る酸素32と、タングステンシリサイド層の下側にある 50

多結晶シリコン層から、WS i2 グレイン34のグレインパンダリーを拡散してくるシリコン35との供給パランスが保たれている時は、タングステンシリサイド層とその上のSiO2 膜31との界面付近で、

(正常酸化) Si+O₂ → SiO₂

の反応式で表される反応のみが進行する。これに対して 前記供給パランスが崩れて酸素32の供給が過剰になる と、図3(b)に示したように、WSixグレイン34 そのものが酸化され、下式で示される異常酸化反応が生 10 じる。

(異常酸化) WSi₂ + (7/2) O₂ →WO₃ + 2Si O₂

上式に示したように異常酸化反応が生じると、WO。(酸化タングステン)36が生成される。異常酸化が一旦生じると、WSi2グレイン34の破壊による抵抗の増大、WO。(酸化タングステン)36の生成による体積膨張、ひいては、膜剥れや断線などを引き起こす。なお図3において、符号33はSiO2分子を示している。

【0004】これらの現象を回避するため、ポリサイド層の上層側を構成する金属シリサイド層表面に予めシリコン酸化膜、あるいはシリコン窒化膜、あるいはPSG(Phospho Silicate Glass)膜等の絶縁キャップ層を形成しておく半導体装置の製造方法(特開平5-226671号公報)が提案されている。この場合、熱酸化処理の前にあらかじめ絶縁キャップ層を形成しておけば、該絶縁キャップ層が酸素の拡散供給を律速・抑制するので、シリコンと酸素との供給パランスを崩すことなく正常な酸化を行なわせることが可能になる。

30 【0005】次に、図4に基づいて前記公報に開示された半導体装置の製造方法に基づいて半導体装置を製造する場合の一例として、MOSトランジスタのゲート電極をポリサイド構造で形成する場合の各工程を簡単に説明する。図4は前記各工程を順に示した模式的断面図である。

【0006】工程(a):半導体基板1上に形成されたゲート酸化膜8上に、減圧CVD装置によりSiH4ガスを用いて2000Åの多結晶シリコン層2を形成する(例えば、SiH4:250sccm、N2:500sccmの割合の混合ガスを供給し、温度620℃、圧力0.3Torrの条件で形成する)。次に、コールドウォール型減圧CVD装置によりWF6、SiH4の混合ガスを用いて2000Åのタングステンシリサイド層3を形成し(例えば、WF6:1.6sccm、SiH4:300sccmの割合の混合ガスを供給し、温度380℃、圧力200mTorrの条件で形成し)、ポリサイド層23を形成する。その後、絶縁キャップ層としてのSiO2キャップ膜4をCVD装置によりSiH4、N2Oの混合ガスを用いて絶縁キャップ層としてのSiO2キャップ膜4を形成した後(例えばプラズマC

10

VD装置を用い、SiH4:6sccm、N2O:4s c c mの割合の混合ガスを供給し、温度400℃、圧力 2. 2 Torrの条件で形成した後)、SiO2 キャッ プ障4上にゲート電極形成用のレジストパターン5をフ ォトリソグラフィー技術により形成する。

【0007】 工程 (b): SiO2 キャップ膜4をRI E (Reactive Ion Etching) によりCF4 ガスを用いて エッチングし、次に、タングステンシリサイド層3及び 多結晶シリコン層 2 を R I E により C l z 、 O z の混合 ガスを用いてエッチングする。

【0008】 工程(c): 不要となったレジストパター ン5をO2 プラズマを用いてアッシングする。

【0009】 工程 (d):酸素雰囲気中で900℃、6 0分の熱酸化処理を施し、タングステンシリサイド層3 の結晶化を図ると共に、拡散層14へのイオン注入用バ ッファ酸化膜12を形成した後、LDD構造形成のため のイオン注入を行う。なおこの時、SiO2 キャップ膜 4が前記熱酸化処理により成長したSIO2 膜11とな ってタングステンシリサイド層3上に形成される。

【0·0 1 0】 工程 (e):サイドウォールを形成するた 20 めに、SiHa、N2 Oの混合ガスを用いてシリコン基 板1上に2500人のSi〇ュ 膜6を形成する(例え ば、SiH4:65sccm、N2O:3250scc mの割合の混合ガスを供給し、温度850℃、圧力0. 35mTorrの条件下の減圧CVD法により形成す る)。

【0011】工程(f): CF4 とCHF3 の混合ガス などを用いた異方性ドライエッチングによりSiOz膜 6をエッチングし、サイドウォール7を形成する。なお この時、タングステンシリサイド層3上に残されている 30 SіО2 膜を符号13とする。

[0012] 工程(g):酸素雰囲気(O2 濃度100 %) で、1050℃、30分の熱酸化処理を施し、Si O2 膜9を形成する。

[0013]

【発明が解決しようとする課題】特開平5-22667 1号の公報に開示された半導体装置の製造方法に基づい て半導体装置を製造する場合には、以下に示す課題があ る。まず、工程 (a) で示したように、前もって絶縁キ ャップ層としてのSiO2キャップ膜4を形成する工程 40 が必要である。加えて、工程(b)で示したように、S iO2 キャップ膜4をエッチングするにはフッ素系のガ スを用い、ポリサイド層23のエッチングには塩素系の ガスを用いる必要があるので、SiO2 キャップ膜4と ポリサイド層23を所定のパターンにエッチングするに はまず上層のSiO2キャップ膜4をエッチングしてか ら供給ガス種を切り換えてポリサイド層23をエッチン グしなければならず、必ず二段階のエッチング工程が必 要となる。この方法では、工程時間・工程数が共に増加 するため、半導体製造スピードが遅くなる(スループッ 50 れ、WSiが異常酸化される。

トが低くなる)という課題がある。

【0014】さらに、タングステンシリサイド層3上に 形成される絶縁膜(SiOz膜)は、半導体製造工程中 の絶縁膜除去工程などで膜減りを起こし、ある程度以上 薄くなると熱酸化工程で異常酸化を引き起こしてしまう ので、例えば、工程(f)におけるSiOz膜13の膜 厚が所定以上に薄くなっている場合には、工程(g)に おける熱酸化処理でタングステンシリサイド層3に異常 酸化反応が生じる可能性があるので、最初にSiOzキ ャップ膜4をかなり厚めに形成しておく必要がある。こ のためゲート電極の高さが高くなり、半導体装置の平坦 性を損なうという課題がある。

【0015】本発明は上記課題に鑑みなされたものであ り、金属シリサイド層上にSIO2膜等の絶縁キャップ 層を形成しなくとも前記金属シリサイド層の異常酸化を 防止することができ、また従来の半導体装置の製造方法 に比べ、半導体装置の平坦性及び半導体装置製造のスル - プットを向上させることができる半導体装置の製造方 法を提供することを目的としている。

[0016]

【課題を解決するための手段】上記目的を達成するため に本発明に係る半導体装置の製造方法は、ポリサイドゲ トを用いた半導体装置の製造方法において、一度熱処 理が施されたポリサイドゲートに対して、10%以上の N2 を含むO2 雰囲気下で2回目以降の熱処理を施すこ とを特徴としている。

[0.017]

【作用】図2及び図3に基づいて作用を説明する。図3 (a) は酸化反応が正常に進行している場合における金 属シリサイド層とSiOz膜との界面の状態を示した模 式図であり、図3 (b) は異常な酸化反応が進行してい る場合における金属シリサイド層とSiO2 膜との界面 の状態を示した模式図である。以下、金属シリサイド層 がタングステンシリサイド(WSi)層である場合につ いて説明する。

【0018】半導体基板上に金属シリサイド層として形 成されたWSi層は、通常、形成直後はアモルファス状 態であるが、一旦熱処理を行うと正方晶構造のWSiz 結晶になる。そして、その後の工程で熱酸化処理する場 合、WSi表層部分のWSiz - SiOz 膜31界面で 酸化反応が進行するわけであるが、多結晶シリコン層 (図示せず) から拡散されたシリコン35の供給と、雰 囲気から表面SiO2膜31中を拡散した酸素32の供 給とによって反応は維持される。しかし、WSi層表面 のSiOz膜31がない場合、あるいは非常に薄い場 合、多結晶シリコン層(図示せず)からのシリコン35 の供給に比べて酸素32の供給が相対的に過剰になり、 反応相手を失った酸素32はWSi2のWと結合するこ とになってWO3 (酸化タングステン36)が生成さ

【0019】実際のLSIプロセスではタングステンポリサイドゲートの形成後、酸化処理が行われ、さらにイオン注入やWSi上のSiOz膜のエッチングといった処理が施され、再度熱処理される。この時点で上記異常酸化が発生することが多く見られる。

【0020】従来の技術では、WSi層上に絶縁キャップ層として予めある程度の膜厚のSiO2キャップ膜を形成しておき、この酸化膜によって酸素32の供給を律速させ異常酸化を抑制している。本発明は酸素32の供給の律速化を前記SiO2キャップ膜を用いるのではない、タングステンポリサイドゲートに対する2回目以降の熱処理雰囲気を工夫することによって実現するものである。すなわち、2回目以降の熱処理雰囲気として100%の酸素を用いるのではなく、N2で希釈した酸素雰囲気を用いることによって酸素32の供給を律速し、酸素32とシリコン35との供給バランスをとり、異常酸化反応の発生を抑制している。

【0021】図2はWSi層上に形成されたSiO2 膜厚とその後の熱酸化処理(1050℃、30分の熱酸化処理)によって異常酸化の発生する割合を示したグラフ 20である。横軸にSiO2 の膜厚、縦軸に異常酸化率をとり、○で示したグラフは酸素100%の雰囲気で行った場合を示し、●で示したグラフは窒素希釈酸素濃度10%の雰囲気で行った場合を示している。

【0022】図2からわかるように、WSi層上のSi O2 膜厚が薄くなるにつれ異常酸化の発生率が増大して いる。これはSiO2 膜厚が薄くなると、SiO2 膜中 を拡散してSiO2膜-WSi界面に到達する酸素32 の量が急激に増加するためである。ここで注目すべき は、濃度100%の酸素雰囲気を用いるよりもN2 希釈 30 の濃度10%の酸素雰囲気を用いた方が、WSi層上の SiO₂膜が薄くなっても異常酸化が発生しにくいとい うことである。図2のグラフは、従来の半導体装置の製 造方法の場合、異常酸化を防止するにはWSi層上のS iO2 膜厚が100nm程度必要で、前もってSiO2 キャップ膜を形成しておかなければならないことを示し ている。しかし本発明に係る半導体装置の製造方法の場 合、WSi層上のSiOz膜厚が50nmであっても殆 ど異常酸化反応は発生せず、前もってSiO2キャップ 膜を形成しておかなくとも半導体装置の各熱処理工程で WSi層上に形成されるSiO2 膜の膜厚で十分異常酸 化反応を抑制することができることを示している。すな わち本発明に係る半導体装置の製造方法を用いれば、W Si層上に絶縁キャップ層としてSiOzキャップ膜を 形成しなくともWSi層の異常酸化を防ぐことが可能で ある。

[0023]

【実施例及び比較例】以下、本発明に係る半導体装置の 製造方法の実施例を図面に基づいて説明する。図1は実 施例に係る半導体装置の製造方法を用いてMOSトラン 50

ジスタのゲート電極を形成する場合の各工程を順に示した模式的断面図である。

【0024】工程(a):半導体基板1上に形成されたゲート酸化膜8上に減圧CVD装置によりSiH4、N2の混合ガスを用いて2000Aの多結晶シリコン層2を形成する(例えば、SiH4:250sccm、N2:500sccmの割合の混合ガスを供給し、温度620℃、圧力0.3Torrの条件で形成する)。次に、コールドウォール型減圧CVD装置によりWF。、SiH4の混合ガスを用いて2000Aのタングステンシリサイド(WSi)層3を形成する(例えば、WF:1.6sccm、SiH4:300sccmの割合の混合ガスを供給し、温度620℃、圧力0.3Torrの条件で形成する)。その後、ゲート電極形成用のレジストパターン5をフォトリソグラフィー技術により形成する。

【0025】工程(b): WSi層3及び多結晶シリコン層2とで構成されるポリサイド層23をRIEによりCl2、O2の混合ガスを用いてエッチングする。

り 【0026】工程(c):不用となったレジストパター ン5をO2プラズマを用いてアッシングする。

[0027] 工程(d):900℃、60分の熱酸化処理を行いWSi層3の結晶化を図ると共に、拡散層14上にイオン注入のためのパッファ酸化膜12を形成した後、LDD構造形成のためのイオン注入を行う。なおこの時、前記熱酸化処理によりWSi層3上にはSiO₂膜15が形成される。

【0028】工程(e):サイドウォールを形成するため、SiH4ガスとN2Oガスを用いて半導体基板1上に2500AのSiO2膜6を形成する(例えば、SiH4:65sccm、N2O:3250sccmの割合の混合ガスを供給し、温度850℃、圧力0.35mTorrの条件下の減圧CVD法により形成する)。

【0029】 工程 (f) : 異方性エッチング例えばCF L とCHF。の混合ガスを用いた異方性ドライエッチングによりSiO₂ 膜 L をエッチングし、サイドウォール L を形成する。この時、前記エッチングにより除去されずにWSi層 L 上に残っているSiO₂ 膜をL 6とする。

【0030】工程(g):窒素希釈の酸素雰囲気(O₂ 濃度10%)で、1050℃、30分の熱酸化処理を施 し、拡散層14上にSiO₂膜9を形成する。

【0031】以上説明したように実施例に係る半導体装置の製造方法にあっては、図4に示した従来の半導体装置の製造方法に比べ、工程(a)において SiO_2 キャップ膜4を形成する工程を省略することができ、さらに工程(b)において SiO_2 キャップ膜4をエッチングする工程も省略することができる。図1の工程(d)でWSi層3の表面上には1000Å程度の SiO_2 膜15が形成されるが、 SiO_2 膜15は工程(f)で厚さ

が400A程度のSiOz膜16になっている。この状 態で工程(g)において前記条件のもとで熱酸化処理を 行った後、断面をSEM観察したがWSi層3の異常酸 化は認められなかった。

【0032】〈比較例〉SiO2 キャップ膜4の膜厚が 約500A (サンプルa) のものと約1000A (サン ブルb) のものとの二種類のサンブルに関し、図4に示 した工程に従ってポリサイドゲート電極を有するMOS トランジスタを製造した。図4(d)の工程においてW は1080A程度であり、サンプルトでは1330A程 度であったが、図4(f)の工程になると、WSi層3 上面のSiО₂膜13の膜厚はサンプルaでは490Å 程度、サンプルトでは740Å程度になっていた。この 状態で図4(g)の工程での熱酸化処理をO2:100 %雰囲気中で施したところ、サンプルbでは異常酸化を 生じなかったが、サンブルaでは異常酸化を生じた。

【0033】以上説明したように従来の半導体製造方法 の場合、上記比較例及び図2のグラフに示したように、 に絶縁キャップ層として1000Å(100nm)程度 のSiO2 キャップ膜4を形成する必要があるのに対 し、実施例に係る半導体装置の製造方法の場合、S1〇 2 キャップ膜4等の絶縁キャップ層を形成しなくとも異 常酸化反応の発生を防止することができる。また前記絶 縁キャップ層を形成しなくてよいので、その分、ゲート 電極の高さを抑えることができ半導体装置の平坦性を向 上させることができる(図1(g)及び図4(g)参 照)。

[0034]

【発明の効果】以上詳述したように本発明に係る半導体 装置の製造方法にあっては、異常酸化防止用のSiO2

キャップ膜等の絶縁キャップ層を熱酸化処理前にCVD 法などで金属シリサイド層の上面に形成しなくとも、異 常酸化を防止することができる。また、前記絶縁キャッ プ層を形成しなくてもよいので該形成工程を省くことが でき、したがって電極パターンを形成する際の前記絶縁 キャップ層のエッチング工程をも省くことができるの で、従来の半導体装置の製造方法に比べ、半導体装置製 造のスループットを向上させることができる。さらに前 記絶縁キャップ層を形成しなくてもよくなる分、素子の Si層3上面のSi〇2 膜11の膜厚は、サンプルaで 10 高さを抑えることができ、半導体装置の平坦性を向上さ せることができる。

【図面の簡単な説明】

【図1】本発明の実施例に係る半導体装置の製造方法を 用いて半導体装置を製造する場合の各工程を順に模式的 に示した断面図である。

【図2】タングステンシリサイド(WSi)層上に形成 されたSiOz 膜の膜厚と異常酸化の発生する割合を示 したグラフである。

【図3】(a)は正常な酸化反応が進行している場合の 異常酸化反応の発生を防止するには、WSi層3の上面 *20* タングステンシリサイド(WSi)層とSiO₂ 膜との 界面付近の状態を模式的に示した断面図である。(b) は異常酸化反応が進行している場合のWSi層とSiO 2 膜との界面付近の状態を模式的に示した断面図であ

> 【図4】従来の半導体装置の製造方法で半導体装置を製 造する場合の各工程を順に模式的に示した断面図であ

【符号の説明】

- 1 半導体基板
- 30 2 多結晶シリコン層
 - 3 タングステンシリサイド (WSi)層
 - 23 ポリサイド層

